SDR i DDR - Różnica

SDR - Single Data Rate

Dane przesyłane są przy każdym narastającym zboczu sygnału zegarowego.

DDR - Double Data Rate

Dane przsyłane są przy każdym narastającym i opadającym zboczu sygnału zegarowego.


Najważniejsze dane SDR i DDR

SDR

Częstotliwość od 66MHz do 133MHz. Napięcie 3.3V. Pojemność do 128MB. Zawiera 168 pinów. Opóźnienie CL2

DDR

Czestotliwość od 266MHz do 400MHz. Napięcie 2.5V. Pojemność do 1.25GB. Posiada 184 piny. Opóźnienie ok. CL2.5

DDR2

Taktowanie od 400MHz do 1066MHz. Zmniejszono zapotrzebowanie na energię. Napięcie obniżono z 2.5V na 1.8V. Pojemność od 256MB do 4GB. Posiada 240 pinów. Przeniesiono wcięcie w płycie aby zapobiec zastosowaniu niekompatybilnych modułów. Średnie opóźnienie CL5.

DDR3

Taktowanie od 800MHz do 2400MHz. Napięcie 1.5V zamiast 1.8V. Zużycie energi nawet o 40% niższe niż DDR2. Ilość pinów niezmienna (240). Pojemność od 512MB do 8GB. Średnie opóźnienie CL9

DDR4

Częstotliwość od 2133MHz w górę(Granicą BYŁO 3200MHz). Zapotrzebowanie na energię zmniejszone o ~20%. Napięcie 1.2V. Liczba pinów wzrosła do 288. Pojemność od 4GB do 256GB. Średnie opóźnienie CL16



Przesunięcię wcięcia w płycie. (KLIK)

Opóźnienie CL na NS

Wzór:


DDR :

[CL / (0.5 * MHZ)]*1000 = NS

SDR :

(CL * MHZ)*1000 = NS


Przepustowość pamięci ram

Wzór:

MHz * (szerokość magistrali) = Mbps /8 = MBps


Częstotliwość efektywna a czestotliwość rzeczywista


Czestotliwość efektywna

Definuje maksymalną ilość danych do przesłania w danej jednostce czasu.


Częstotliwośći rzeczywista

Definiuje rzeczywistą szybkość przesyłania danych w komputerze


Opóźnienia

Zapisujemy w formacie: CL - tRP - tRCD - tRAS

CAS Latency (CL)

Opóźnienie pomiędzy pojawieniem się sygnału sterującego CAS, a pojawieniem się zawartości komórki pamięci na magistrali danych

RAS Precarge Delay (tRP)

Opóźnienie związane z odświeżaniem zawartości pamięci aktywnego wiersza – przed ‘zamknięciem’ go oraz przejściem do odczytu


RAS to CAS Delay (tRCD)

Czas pomiędzy odczytem przez pamięć adresu wiersza a odczytem adresu kolumny na magistrali adresowej


Active to Precharge Delay (tRAS)

Różnica czasowa pomiędzy aktywacją danego wiersza a jego zamknięciem (pojawieniem się komendy precharge). Minimalna wartość będzie zawsze większa od sumy opóźnień CL i tRCD


Made with by Mamut